手机用户可保存上方二维码到手机中，在微信扫一扫中右上角选择“从相册选取二维码”即可。

题库试看结束后微信扫下方二维码即可打包下载完整版《电子与通信技术：集成电路技术》题库，分栏、分答案解析排版、小字体方便打印背记！经广大会员朋友实战检验，此方法考试通过率大大提高！绝对是您考试过关的不二利器！

手机用户可保存上方二维码到手机中，在微信扫一扫中右上角选择“从相册选取二维码”即可。

1、名词解释  逻辑摆幅

点击查看答案

本题答案：-输出电平的最大变化区间，VL=VOH-VOL。本题解析：试题答案-输出电平的最大变化区间，VL=VOH-VOL。

2、名词解释  关门电平

点击查看答案

本题答案：关门电平VILmax-为保证输出为额定高电平时的最大输
本题解析：试题答案关门电平VILmax-为保证输出为额定高电平时的最大输入低电平（VOFF.。

3、名词解释  静态功耗

点击查看答案

本题答案 ：指某稳定状态下消耗的功率，是电源电压与电源电流之乘积。
本题解析：试题答案指某稳定状态下消耗的功率，是电源电压与电源电流之乘积。电路有两个稳态，则有导通功耗和截止功耗，电路静态功耗取两者平均值，称为平均静态功耗。

4、问答题  什么是特征尺寸？它对集成电路工艺有何影响？

点击查看答案

本题答案：集成电路中半导体器件的最小尺寸如MOSFET的 最小沟道
本题解析：试题答案集成电路中半导体器件的最小尺寸如MOSFET的最小沟道长度。是衡量集成电路加工和设计水平的重要标志。它的减小使得芯片集成度的直接提高。

5、名词解释  开门电平

点击查看答案

本题答案：开门电平VIHmin-为保证输出为额定低电平时的最小输
本题解析：试题答案开门电平VIHmin-为保证输出为额定低电平时的最小输入高电平（VON）。

6、问答题  耗尽型负载nMOS反相器相比于增强型负载nMOS反相器有哪些好处？

点击查看答案

本题答案：耗尽型负载nMOS反相器的制造工艺更加复杂，但可以有陡
本题解析：试题答案耗尽型负载nMOS反相器的制造工艺更加复杂，但可以有陡峭的VTC过渡和更好的噪声容限，并且是单电源供电，整体的版图面积也较小。另外，在CMOS电路中使用耗尽型晶体管还能减少漏电流。

7、问答题  如何解决MOS器件的场区寄生MOSFET效应？

点击查看答案

本题答案：在第二次光刻生成有源区时，进行场氧生长前进行场区离子注
本题解析：试题答案在第二次光刻生成有源区时，进行场氧生长前进行场区离子注入，提高寄生MOSFET的阈值电压，使其不易开启；增加场氧生长厚度，使寄生MOSFET的阈值电压绝对值升高，不容易开启。

8、问答题  为什么MOS晶体管会存在饱和区和非饱和区之分（不考虑沟道调制效应）？

点击查看答案

本题答案：晶体管开通后，其漏源电流随着漏源电压而变化。当漏源电压
本题解析：试题答案晶体管开通后，其漏源电流随着漏源电压而变化。当漏源电压很小时，随着漏源电压的值的增大，沟道内电场强度增加，电流随之增大，呈现非饱和特性；而当漏源电压超过一定值时，由于载流子速度饱和（短沟道）或者沟道夹断（长沟道），其漏源电流基本不随漏源电压发生变化，产生饱和特性。

9、问答题  按电路功能或信号类型分，半导体集成电路分为哪几类？

点击查看答案

本题答案：数字集成电路，模拟集成电路，数模混合集成电路。
本题解析：试题答案数字集成电路，模拟集成电路，数模混合集成电路。

10、问答题  以p阱CMOS工艺为基础的BiCMOS的有哪些不足？

点击查看答案

本题答案：NPN晶体管电流增益小，集电极串联电阻大，NPN管的C
本题解析：试题答案NPN晶体管电流增益小，集电极串联电阻大，NPN管的C极只能接固定电位。

11、问答题  在四管标准与非门中，那个管子会对瞬态特性影响最大，并分析原因以及带来那些困难。

点击查看答案

本题答案：Q5管影响最大，他不但影响截至时间，还影响导通时间。当
本题解析：试题答案Q5管影响最大，他不但影响截至时间，还影响导通时间。当输出从低电平向高电平转化时，要求Q5快速退出饱和区，此时如果再导通时IB5越大，则保和深度约大，时间就越长。当输出从高电平向低电平转化时，希望Q5快速的存储的电荷放完，此时要求IB5尽可能的大。设计时，IB5的矛盾带来了很大的困难。

12、问答题  简单叙述一下pn结隔离的NPN晶体管的光刻步骤。

点击查看答案

本题答案：第一次光刻：N+隐埋层扩散孔光刻
第二次光刻
本题解析：试题答案第一次光刻：N+隐埋层扩散孔光刻
第二次光刻：P隔离扩散孔光刻
第三次光刻：P型基区扩散孔光刻
第四次光刻：N+发射区扩散孔光刻
第五次光刻：引线孔光刻
第六次光刻：反刻铝

13、问答题  OC门在结构上作了什么改进，它为什么不会出现TTL与非门并联的问题？

点击查看答案

本题答案：去掉TTL门的高电平的驱动级，oc门输出端用导线连接起
本题解析：试题答案去掉TTL门的高电平的驱动级，oc门输出端用导线连接起来，接到一个公共的上拉电阻上，实施线与，此时就不会出此案大电流灌入，Q5不会使输出低电平上升造成逻辑混乱。

14、问答题  请以PMOS晶体管为例解释什么是衬偏效应，并解释其对PMOS晶体管阈值电压和漏源电流的影响。

点击查看答案

本题答案：对于PMOS晶体管，通常情况下衬底和源极都接最高电位，
本题解析：试题答案对于PMOS晶体管，通常情况下衬底和源极都接最高电位，衬底偏压，此时不存在衬偏效应。而当PMOS中因各种应用使得源端电位达不到最高电位时，衬底偏压>0，源与衬底的PN结反偏，耗尽层电荷增加，要维持原来的导电水平，必须使阈值电压（绝对值）提高，即产生衬偏效应。
影响：使得PMOS阈值电压向负方向变大，在同样的栅源电压和漏源电压下其漏源电流减小。

15、问答题  为什么TTL与非门不能直接并联。

点击查看答案

本题答案：当电路直接并联后，所有高电平的输出电流全部灌入输出低电
本题解析：试题答案当电路直接并联后，所有高电平的输出电流全部灌入输出低电平的管子，可能会使输出低电平的管子烧坏。并会使数出低电平抬高，容易造成逻辑混乱。

16、问答题  简述CMOS静态逻辑门功耗的构成。

点击查看答案

本题答案：CMOS静态逻辑门的功耗包括静态功耗和动态功耗。静态功
本题解析：试题答案CMOS静态逻辑门的功耗包括静态功耗和动态功耗。静态功耗几乎为0。但对于深亚微米器件，存在泄漏电流引起的功耗，此泄漏电流包括栅极漏电流、亚阈值漏电流及漏极扩散结漏电流。
动态功耗包括短路电流功耗，即切换电源时地线间的短路电流功耗和瞬态功耗，即电容充放电引起的功耗两部分。

17、问答题  采用MOSFET作为nMOS反相器的负载器件有哪些优点？

点击查看答案

本题答案：采用负载电阻会占用大量的芯片面积，而晶体管占用的硅片面
本题解析：试题答案采用负载电阻会占用大量的芯片面积，而晶体管占用的硅片面积通常比负载电阻小，并且有源负载反相器电路比无源负载反相器有更好的整体性能。

18、问答题  什么是器件的亚阈值特性，对器件有什么影响？

点击查看答案

本题答案：器件的亚阈值特性是指在分析MOSFET时，当Vgs本题解析：试题答案器件的亚阈值特性是指在分析MOSFET时，当Vgs影响：亚阈值导电会导致较大的功率损耗，在大型电路中，如内存中，其信息能量损耗可能使存储信息改变，使电路不能正常工作。

19、问答题  什么是集成双极晶体管的无源寄生效应？

点击查看答案

本题答案：在实际的集成晶体管中存在着点和存储效应和从晶体管有效基
本题解析：试题答案在实际的集成晶体管中存在着点和存储效应和从晶体管有效基区晶体管要引出端之间的欧姆体电阻，他们会对晶体管的工作产生影响。

20、问答题  在制作晶体管的时候，衬底材料电阻率的选取对器件有何影响是？

点击查看答案

本题答案：电阻率过大将增大集电极串联电阻，扩大饱和压降，若过小耐
本题解析：试题答案电阻率过大将增大集电极串联电阻，扩 大饱和压降，若过小耐压低，结电容增大，且外延时下推大。

21、问答题  为什么基区薄层电阻需要修正？

点击查看答案

本题答案：基区薄层电阻扩散完成后，还有多道高温处理工序，所以杂质
本题解析：试题答案基区薄层电阻扩散完成后，还有多道高温处理工序，所以杂质会进一步往里边推，同时表面的硅会进一步氧化。形成管子后，实际电阻比原来要高，所以需要修正。

22、问答题  阐述静态存储和动态存储的不同的的存储方法。

点击查看答案

本题答案：静态存储器一般采用正反馈的存储机理而动态存储一般采用基
本题解析：试题答案静态存储器一般采用正反馈的存储机理而动态存储一般采用基于电荷的存储机理。

23、问答题  简述集成双极晶体管的有源寄生效应在其各工作区能否忽略？

点击查看答案

本题答案：PNP管为四层三结晶体管的寄生晶体管，当NPN晶体管工
本题解析：试题答案PNP管为四层三结晶体管的寄生晶体管，当NPN晶体管工作在正向工作区时，即NPN的发射极正偏，集电极反偏，那么寄生晶体管的发射极反偏所以它就截止，对电路没有影响。当NPN处于反向工作区时，寄生管子工作在正向工作区，它的影响不能忽略。当NPN工作在饱和区时寄生晶体管也工作在正向工作区，它减小了集电极电流，使反向NPN的发射极电流作为无用电流流向衬底。此时寄生效应也不能忽略。

24、问答题  如何解决MOS器件中的寄生双极晶体管效应？

点击查看答案

本题答案：（1）增大基区宽度：由工艺决定；
（2）使衬
本题解析：试题答案（1）增大基区宽度：由工艺决定；
（2）使衬底可靠接地或电源。

25、问答题  集成电路中常用的电容有哪些？

点击查看答案

本题答案：反偏PN结电容和MOS电容器。
本题解析：试题答案反偏PN结电容和MOS电容器。

26、问答题  举例说明什么是有比反相器和无比反相器。

点击查看答案

本题答案：有比反相器在输出低电平时，驱动管和负载管同时导通，其输
本题解析：试题答案有比反相器在输出低电平时，驱动管和负载管同时导通，其输出低电平由驱动管导通电阻和负载管导通电阻的分压决定。为保持足够低的低电平，两个等效电阻应保持一定的比值。当驱动管为增强型N沟MOSFET，负载管为电阻或增强型MOSFET或耗尽型MOSFET时，即E/R反相器、E/E反相器、E/D反相器属于有比反相器。
而无比反相器在输出低电平时，只有驱动管导通，负载管是截止的，理想情况下，输出低电平为0。当驱动管为增强型N沟MOSFET，负载管为P沟MOSFET时，即CMOS反相器即属于无比反相器，具有理想的输入低电平0。

27、问答题  按照器件类型分，半导体集成电路分为哪几类？

点击查看答案

本题答案：双极型（BJT）集成电路，单极型（MOS）集成电路，B
本题解析：试题答案双极型（BJT）集成电路，单极型（MOS）集成电路，Bi-CMOS型集成电路。

28、问答题  什么叫半导体集成电路？ 来源:91考试网 91ExaM.org

点击查看答案

本题答案：通过一系列的加工工艺，将晶体管，二极管等有源器件和电阻
本题解析：试题答案通过一系列的加工工艺，将晶体管，二极管等有源器件和电阻，电容等无源元件，按一定电路互连。集成在一块半导体基片上。封装在一个外壳内，执行特定的电路或系统功能。

29、问答题  以N阱CMOS工艺为基础的BiCMOS的有哪些优缺点？并请提出改进方法。

点击查看答案

本题答案：首先NPN具有较薄的基区，提高了其性能：N阱使得NPN
本题解析：试题答案首先NPN具有较薄的基区，提高了其性能：N阱使得NPN管C极与衬底断开，可根据电路需要接任意电位。缺点：集电极串联电阻还是太大，影响其双极器件的驱动能力。改进方法在N阱里加隐埋层，使NPN管的集电极电阻减小。提高器件的抗闩锁效应。

30、问答题  为什么新的工艺中要用铜布线取代铝布线？

点击查看答案

本题答案：长时间较的电流流过铝条，会产生铝的电迁移的现象，结果是
本题解析：试题答案长时间较的电流流过铝条，会产生铝的电迁移的现象，结果是连线的一端生晶须，另一端则产生空洞，严重时甚至会断裂。

题库试看结束后微信扫下方二维码即可打包下载完整版《★电子与通信技术》题库